到岗时间：不限
年龄要求：不限
性别要求：不限
婚况要求：不限
1. 岗位职责：1） 根据项目需求编写逻辑设计方案；2） 负责逻辑IP的文档、编码、仿真、验证工作；3） 负责逻辑集成调试、测试工作；2. 任职要求：1） 本科及以上学历，电子、通信、计算机等相关专业背景；2） 熟练掌握VHDL/Verilog语言；3） 熟悉FPGA IP设计、开发、验证的整个流程；4） 熟悉基本的时序约束和跨时钟域处理方法；5） 工作积极主动，具备良好的沟通能力和团队合作意识；6） 2年以上工作经验；有下列经验优先考虑：1） 熟悉Xilinx 7系列FPGA器件及开发流程；2） 熟悉AXI总线架构，能够搭建SOPC系统；3） 具备高速接口IP设计经验（SATA、PCIe、Ethernet等）； 4） 熟悉产品和项目研发流程；
求职提醒：求职过程请勿缴纳费用，谨防诈骗！若信息不实请举报。
