招聘人数：若干
到岗时间：不限
年龄要求：不限
性别要求：不限
婚况要求：不限
职责：1、根据项目需求选择合适的器件类型，定义RTL架构，并撰写相关的技术文档。2、根据设计方案进行Verilog代码编写与功能仿真，并实现FPGA上的验证。
要求：1、本科及以上学历，三年以上工作经验。2、精通Verilog语言，掌握FPGA/数字IC的设计方法，能熟练使用Modelsim,Debussy,Vivado等工具软件。3、有实际设计与调试的经验。4、有下列经验者优先考虑：1）有PCIE，USB，DDR，网口等复杂外设模块的设计经验。2）有实现RTL级图像算法的设计经验。
求职提醒：求职过程请勿缴纳费用，谨防诈骗！若信息不实请举报。
